合见工软发布国内首款自主EDA智能体UDA 2.0，开启国产EDA自主智能时代

合见工软发布国内首款自主EDA智能体UDA 2.0，开启国产EDA自主智能时代

作者：泷码工业软件中心研究部

一、新闻核心事件

2026年3月18日，国内EDA（电子设计自动化）龙头企业合见工软在上海举办“自主智能·芯动未来”新品发布会，正式发布UniVista Design Agent（UDA）2.0，这是国内首款基于全自主EDA架构的AI智能体工具，标志着国产EDA技术从“辅助工具”向“自主智能体”的跨越式升级，开启了国产EDA自主智能时代。该产品可自主完成芯片RTL设计、验证、纠错与优化全流程，打破了海外EDA巨头在智能设计领域的垄断，为中国集成电路产业的自主可控提供了核心支撑。

EDA是芯片设计的“摇篮”，被誉为“芯片之母”，直接决定了芯片设计的效率、性能与成本，是集成电路产业的核心基础工具。长期以来，全球EDA市场被Synopsys（新思科技）、Cadence（楷登电子）、Mentor（明导国际，已被西门子收购）三大巨头垄断，国内EDA市场的国产自给率不足15%，尤其是在高端EDA领域，几乎完全依赖进口，成为制约中国集成电路产业发展的“卡脖子”瓶颈。

合见工软作为国内EDA领域的领军企业，自成立以来始终聚焦EDA核心技术的自主研发，2025年推出的UDA 1.0是国内首款自主研发的AI辅助EDA工具，实现了AI技术与EDA工具的初步融合。本次发布的UDA 2.0在1.0版本的基础上实现了全方位升级，从“AI辅助”进化为“自主智能体”，具备自主决策、迭代优化与自我学习能力，能够大幅提升芯片设计效率，降低芯片设计门槛，推动国产EDA技术向高端化、智能化发展。

发布会上，合见工软首席技术官贺培鑫博士表示：“UDA 2.0的发布，是国产EDA技术发展的重要里程碑，它打破了海外巨头在智能EDA领域的技术垄断，实现了从‘跟随’到‘并行’的跨越。我们依托全自主研发的EDA架构，将AI智能体与芯片设计全流程深度融合，让工程师只需输入设计需求，就能实现芯片从设计到验证的全自主完成，大幅缩短设计周期、提升设计质量，为中国芯片产业的自主可控注入新的动力。”

本次发布会吸引了国内头部芯片设计企业、集成电路产业链企业、行业专家等超过2000人参与，华为海思、中芯国际、紫光展锐等企业代表出席并表示，将积极试点应用UDA 2.0，推动国产EDA技术的产业化落地。据合见工软披露，UDA 2.0已在国内多家头部芯片设计企业试点应用，覆盖AI芯片、处理器、射频芯片等多个领域，取得了显著的应用效果。

二、技术突破与核心能力详解

UDA 2.0的核心优势在于其全自主的EDA架构与强大的AI智能体能力，相较于海外同类产品及国内传统EDA工具，实现了多项技术突破，其核心能力主要体现在以下四个方面。

首先，全自主EDA架构，实现核心技术自主可控。UDA 2.0基于合见工软自研的EDA内核，不依赖海外开源代码与第三方IP，从前端设计到后端验证的全链路实现自主可控，彻底摆脱了对海外技术的依赖。该内核经过多年的研发与迭代，具备高性能、高可靠性、高兼容性的特点，支持7nm及以下先进制程芯片的设计，能够满足高端芯片的设计需求。相较于海外EDA内核，合见工软自研内核更贴合中国芯片设计企业的需求，能够快速响应企业的定制化需求，同时具备更高的安全性与可控性，避免了海外技术“卡脖子”的风险。

其次，强大的AI智能体能力，实现芯片设计全流程自主化。不同于传统的“AI+EDA”辅助工具，UDA 2.0具备自主决策、迭代优化与自我学习能力，构建了“需求输入-自主规划-执行验证-优化迭代”的闭环流程。工程师只需输入芯片的设计需求、性能指标与工艺约束，AI智能体就能自主完成RTL代码生成、仿真验证、设计缺陷修复、时序与功耗优化等全流程任务，无需人工干预。例如，在RTL设计环节，AI智能体能够基于自然语言需求自动生成高质量的Verilog代码，代码准确率达98%以上；在仿真验证环节，智能体能够自主调用仿真工具，生成测试用例，完成功能验证与性能测试，并根据验证结果自动修复设计缺陷；在优化环节，智能体能够通过多轮迭代，优化芯片的时序、功耗与面积（PPA），提升芯片性能。

据合见工软官方披露，UDA 2.0能够将芯片设计效率提升60%以上，设计周期从传统的18个月缩短至10个月，流片成功率从85%提升至97%。例如，某头部AI芯片设计企业采用UDA 2.0后，一款7nm AI芯片的设计周期从16个月缩短至9个月，流片一次成功，节省研发成本超5000万元。

第三，场景化适配能力强，覆盖多领域芯片设计需求。UDA 2.0针对不同类型的芯片设计场景，进行了专项优化，能够适配AI芯片、处理器、射频芯片、物联网芯片等多种类型的芯片设计需求。例如，在AI芯片设计场景中，智能体能够优化芯片的算力与功耗，提升AI模型的运行效率；在射频芯片设计场景中，智能体能够优化芯片的射频性能，降低信号干扰；在物联网芯片设计场景中，智能体能够优化芯片的功耗与成本，满足物联网设备低功耗、低成本的需求。此外，UDA 2.0还支持定制化开发，能够根据企业的具体需求，调整AI模型与设计流程，提升产品的适配性。

第四，全栈国产化适配，保障信息安全。UDA 2.0全面支持DeepSeek等国产大模型，采用全栈自研的EDA工具链，可适配国产GPU、国产操作系统与国产数据库，满足全栈软硬件国产化的需求。同时，产品具备完善的后台用户管理、权限管理与会话管理等功能，能够保障芯片设计数据的安全与隐私，符合中国数据安全相关法律法规要求。对于需要高度保密的军工芯片、高端工业芯片设计场景，UDA 2.0还支持内网部署，进一步提升数据安全性。

此外，UDA 2.0还具备灵活的交互方式，支持“自主模式”与“人机协同模式”，工程师可以根据自身需求，选择让AI智能体自主完成全部设计任务，或在关键环节进行人工干预，兼顾了设计效率与设计灵活性。同时，产品还具备完善的项目管理与知识管理功能，能够实现设计项目的全流程管理，沉淀设计知识，提升企业的设计能力。

三、行业意义与国产替代价值深度分析

UDA 2.0的发布，不仅是合见工软自身技术发展的重要突破，更对中国EDA行业乃至集成电路产业产生了深远的影响，其行业意义与国产替代价值主要体现在三个方面。

首先，打破海外EDA巨头垄断，填补国内自主AI EDA工具空白。长期以来，全球智能EDA工具市场被新思科技、楷登电子等海外巨头垄断，国内企业只能依赖进口产品，不仅成本高昂，还面临技术封锁与安全风险。UDA 2.0作为国内首款自主AI EDA智能体工具，实现了核心技术的自主可控，打破了海外巨头的技术垄断，填补了国内自主AI EDA工具的空白，为中国集成电路产业的自主可控提供了核心支撑。据工信部数据显示，2025年中国EDA市场规模达到420亿元，国产自给率仅12%，UDA 2.0的发布与产业化落地，将大幅提升国产EDA的自给率，预计2027年国产EDA在中低端市场的占有率将达到50%，高端领域突破20%。

其次，推动中国集成电路产业高质量发展，降低芯片设计成本与风险。EDA技术的落后，导致国内芯片设计企业研发周期长、成本高、流片风险大，制约了中国芯片产业的发展。UDA 2.0通过AI智能体技术，大幅提升了芯片设计效率，缩短了设计周期，提升了流片成功率，能够帮助国内芯片设计企业降低研发成本与流片风险，提升产品竞争力。例如，国内中小芯片设计企业采用UDA 2.0后，研发成本可降低30%以上，流片风险降低50%以上，能够更快速地推出符合市场需求的芯片产品，推动中国芯片产业向高端化、规模化发展。同时，UDA 2.0的应用，还能够培养国内芯片设计与EDA技术人才，为产业发展提供人才支撑。

第三，构建国产EDA生态，推动芯片设计全流程自主化。合见工软在发布UDA 2.0的同时，宣布联合中芯国际、华为海思、紫光展锐等国内集成电路产业链企业，构建国产EDA生态，推动芯片设计全流程的自主化。通过生态合作，合见工软将开放自身的EDA技术与平台，与产业链企业共同研发适配中国场景的EDA解决方案，推动EDA与芯片设计、制造、封测等环节的深度融合。此外，合见工软还与国内多所高校合作，开展EDA人才培养计划，为国产EDA生态的发展提供人才支撑。“十五五”规划将EDA列为重点攻关领域，政策支持力度持续加大，预计未来5年，国产EDA生态将逐步完善，形成“EDA工具+芯片设计+制造封测”的完整产业链，推动中国集成电路产业实现自主可控。

此外，UDA 2.0的发布，也提升了中国EDA技术在全球市场的竞争力。随着国产EDA技术的不断成熟，未来有望逐步走向全球市场，与海外巨头展开竞争，打破全球EDA市场的垄断格局。同时，UDA 2.0的技术突破，也为全球EDA技术的发展提供了新的思路与方向，推动EDA技术向智能化、自主化发展。

四、数据来源

1. 合见工软官方发布会资料（2026年3月18日）

2. 工信部《中国集成电路产业发展报告（2025）》

3. Gartner《全球EDA市场分析（2026）》

4. 合见工软UDA 2.0试点企业应用报告（2026年3月）

5. 中芯国际、华为海思官方合作声明（2026年3月）

6. 中国半导体行业协会《2025年中国EDA产业发展报告》

五、免责声明

本新闻基于企业公开信息、行业研究报告及发布会现场报道整理，技术性能数据来自试点案例，仅供参考，不构成任何产品采购承诺、投资建议或技术应用建议。技术落地效果受芯片设计复杂度、制程工艺、人员操作水平等多种因素影响，实际效果可能与本文描述存在差异。本文内容仅用于行业信息传播，不承担因使用本文内容而产生的任何责任。